近来，在 IEDM 2024 大会上，台积电初次揭露了其令人瞩目的 2nm 工艺。这一工艺带来了许多重大突破，在晶体管密度、功能和功耗等方面表现出色。相较于 3nm 工艺，台积电 2nm 工艺的晶体管密度添加 15%，平等功耗下功能进步 15%，平等功能下功耗下降 24 - 35%。该工艺引入了全盘绕栅极(GAA)纳米片晶体管，有助于调整通道宽度，平衡功能与能效。一起，新增 NanoFlex DTCO 技能，能开发更优的单元。

  此外，还有第三代偶极子集成，包含 N 型、P 型，支撑六个电压阈值档。经过改善，N 型、P 型纳米片晶体管的 I/CV 速度大幅度的进步。比照传统的 FinFET 晶体管，新工艺在低电压下能效显着进步，频率进步约 20%，待机功耗下降约 75%。

  SRAM 密度到达创纪录的每平方毫米约 38Mb。台积电 2nm 还应用了全新的 MOL 中段工艺、BEOL 后段工艺，电阻下降 20%。值得一提的是，第一层金属层只需一步蚀刻、一次 EVU 曝光就可以完结，大幅度的下降了复杂度。

  自 28nm 工艺以来，台积电历经六代工艺改善，单位面积的能效比已进步超越 140 倍。